Стивен Барретт - Встраиваемые системы. Проектирование приложений на микроконтроллерах семейства 68HC12/HCS12 с применением языка С

Регистр управления ATDCTL3 располагается в памяти по адресу $0063. Этот регистр содержит два бита FRZ1:FRZ0, которые используются для организации работы АЦП в отладочном режиме работы.

Регистр управления ATDCTL4Формат регистра ATDCTL4

Рис. 4.85.

Регистр управления ATDCTL4 располагается в памяти по адресу $0064. Формат регистра управления ATDCTL4 приведен на рис. 4.85. Этот регистр позволяет регулировать время выборки для устройства выборки и хранения на входе АЦП последовательного приближения. Полное время преобразования 8-разрядного АЦП в составе модуля ATD складывается из четырех интервалов:

• Интервал начального запуска, состоит из 2 периодов частоты тактирования модуля ATD;

• Неизменяемый интервал выборки аналогового сигнала, состоит из 4 периодов частоты тактирования модуля ATD;

• Регулируемый интервал выборки аналогового сигнала, его длительность программируется посредством установки битов SMP1:SMP0 в регистре управления ATDCTL4;

• Интервал преобразования напряжения на выходе устройства выборки и хранения аналого-цифровым преобразователем, состоит из 10 периодов частоты тактирования модуля ATD.

Рис. 4.86. Структура системы тактирования модуля ATD

Структурная схема подсистемы тактирования модуля ATD представлена на рис. 4.86. На вход подсистемы поступает импульсная последовательность PCLK с частотой fBUS. Эта импульсная последовательность поступает на вход программируемого делителя частоты.

Частота тактирования модуля аналого-цифрового преобразования ATDclock формируется из PCLK путем деления двумя делителями частоты. Коэффициент деления первого делителя переменный, определяется пятью битами PRS4…PRS0 регистра ATDCTL4. Численное значение коэффициента равно десятичному эквиваленту пятиразрядного двоичного кода PRS4…PRS0 плюс 1.

Например, если в разрядах PRS4…PRS0 записан код 00101b, то коэффициент деления равен шести (5+1). Коэффициент деления второго делителя равен двум. Поэтому в рассматриваемом примере частота тактирования модуля ATD составит fBUS/12.

Биты SMP1:SMP0 определяют регулируемый интервал выборки аналогового сигнала. Мы уже установили, что полное время одного аналого-цифрового преобразования равно 16 периодов частоты модуля ATD плюс регулируемый интервал выборки. На рис. 4.87 представлены четыре возможные комбинации кодов в разрядах SMP1:SMP0 и соответствующие им времена регулируемого интервала выборки и полного времени преобразования. Из рис. 4.87 следует, что минимальное время одного аналого-цифрового преобразования составляет 18 периодов, а максимальное — 32 периода частоты тактирования модуля ATD. 

SMP1:SMP0 Время выборки (периоды ADTclock) Полное время 8-разрядного преобразования (периоды ADTclock) 00 2 18 01 4 20 10 8 24 11 16 32

Рис. 4.87. Выбор времени аналого-цифрового преобразования в модуле ATD

Бит S10BM определяет разрядность аналого-цифрового преобразования. При S10BM=0, АЦП в составе модуля формирует 8-разрядный код измеряемого сигнала, при S10BM=1 разрядность кода равна 10.

Регистр управления ATDCTL5

Рис. 4.88. Формат регистра ATDCTL5

Регистр управления ATDCTL5 используется для выбора режима работы модуля ATD, его биты определяют номер канала измеряемого сигнала, а также осуществляют запуск АЦП на преобразование. Регистр ATDCTL5 располагается в памяти по адресу $0065, его формат представлен на рис. 4.88. Назначение отдельных битов регистра следующее:

S8CM:

Этот бит определяет число аналого-цифровых преобразований в одной последовательности. При S8CM = 0 число преобразований равно 4, при S8CM = 1 число преобразований составляет 8.

SCAN:

Бит включения сканирования. При SCAN = 0 производятся четыре или восемь последовательных измерений (одна измерительная последовательность) и заполняются четыре/восемь регистров результата. При SCAN = 1 измерения производятся непрерывно, после завершения одной последовательности автоматически запускается следующая. Регистры результата заполняются по мере поступления новых данных.

MULT:

Бит выбора многоканального или одноканального режима работы. При MULT = 0 АЦП выполняет четыре/восемь последовательных измерений по одному каналу, выбранному в зависимости от комбинации битов CD…CA. При MULT = 1 измерения производятся последовательно для группы из четырех/восьми каналов, выбираемых в зависимости от комбинации битов CD:CC. При этом каждому каналу соответствует определенный регистр результата.

CD, CC, CB, CA:

Эти биты предназначены для выбора каналов, подключаемых к АЦП. Соответствие различных комбинаций битов CD…CA и номеров каналов, подлежащих оцифровке, устанавливает таблица рис. 4.89. 

S8CM CD CC CB CA Номер канала Регистр результата при MULT=1 0 0 0 0 0 AN0 ADR0 0 1 AN1 ADR1 1 0 AN2 ADR2 1 1 AN3 ADR3 0 0 1 0 0 AN4 ADR0 0 1 AN5 ADR1 1 0 AN6 ADR2 1 1 AN7 ADR3 0 1 0 0 0 Зарезервирован ADR0 0 1 Зарезервирован ADR1 1 0 Зарезервирован ADR2 1 1 Зарезервирован ADR3 0 1 1 0 0 VRH ADR0 0 1 VRL ADR1 1 0 (VRH+VRL)/2 ADR2 1 1 Зарезервирован ADR3 1 0 0 0 0 AN0 ADR0 0 0 1 AN1 ADR1 0 1 0 AN2 ADR2 0 1 0 AN3 ADR3 1 0 0 AN4 ADR4 1 0 1 AN5 ADR5 1 1 0 AN6 ADR6 1 1 1 AN7 ADR7 1 1 0 0 0 Зарезервирован ADR0 0 0 1 Зарезервирован ADR1 0 1 0 Зарезервирован ADR2 0 1 1 Зарезервирован ADR3 1 0 0 VRH ADR4 1 0 1 VRL ADR5 1 1 0 (VRH + VRL)/2 ADR6 1 1 1 Зарезервирован ADR7

Рис. 4.89. Выбор номера канала для оцифровки